「A Robust Algorithm for Pessimistic Analysis of Logic Masking Effects in Combinational Circuits」


A Robust Algorithm for Pessimistic Analysis of Logic Masking Effects in Combinational Circuits

[IPSJ Transactions on System LSI Design Methodology Vol.5 pp.55-62]

 Analyzing logic masking effects is an important key to evaluate soft error tolerance of circuits. Exact analysis of them is not scalable, since the time complexity is proportional to the square of the circuit size. This paper shows a heuristic algorithm which guarantees pessimistic analysis using multiple CODCs (Compatible combinations of Observability Don't Cares). The time complexity of the proposed algorithm is proportional to the circuit size. Experimental results show that the proposed algorithm runs 562 times faster than an exact algorithm for a circuit with 92,000 gates. It estimates average susceptibility of gate 11.5% larger than the exact value. The state-of-the-art heuristic AnSER estimates average susceptibility with 96% underestimation for circuits protected with partial TMR (Triple Modular Redundancy). The proposed algorithm estimates average susceptibility with 37.9% overestimation for such circuits. The proposed algorithm is useful to analyze logic masking effects pessimistically and quickly.



Taiga Takata 君

 2010年、九州大学大学院システム情報科学府博士後期課程修了。博士(工学)。同年、 同大学院システム情報科学研究院学術研究員。VLSI向け設計自動化技術および 高信頼化設計技術の研究に従事。2012年11月、日本ケイデンス・デザイン・ システムズ入社。平成21年度情報処理学会論文船井若手奨励賞を受賞。情報処理 学会会員。

Yusuke Matsunaga 君

 1987年, 早稲田大学大学院理工学研究科修士課程修了。同年,株式会社富士通 研究所に入社。1991年10月より1992年11月までカリフォルニア大学バークレー校 客員研究員。1997年,早稲田大学大学院より博士号(工学)取得。2001年より 九州大学大学院システム情報科学研究院助教授(現准教授)。VLSI向け設計自動化 技術の研究に従事。情報処理学会平成6年度山下記念研究賞等を受賞。IEEE,ACM, 電子情報通信学会,情報処理学会の各会員。