「動的推定によるプリフェッチ量最適化」

［情報処理学会論文誌 コンピューティングシステム Vol.3, No.3, pp.56-66］
［論文概要］

　プロセッサアーキテクチャにおける重要な課題として，メモリレイテンシの克服が挙げられる．プリフェッチ技術はレイテンシ隠蔽に効果的であり，汎用プロセッサへの採用が進んでいる．しかしプリフェッチには，プログラムやキャッシュ容量次第で最適量が変化し，性能を大きく増減させるという問題がある．本論文では，キャッシュの内部データ対流とデータ取り込み速度のバランスに着目したプリフェッチスロットリング，CCCPOを提案する．シーケンシャルプリフェッチに適用した評価では，予測精度に着目した従来スロットリング手法に対し，最大で13%，調和平均でも1.3%の性能向上を示した．



［推薦理由］

　近年の高性能プロセッサでは、メモリ・アクセス・レイテンシは増大する傾向にあるため、キャッシュ・ミスを削減できるプリフェッチはより重要な課題である。本論文では、cache convention値(CC値)という新しい評価基準を提案し、CC値を用いたプリフェッチ量制御手法を提案している。本手法により、有効性は高いがキャッシュに余裕がない場合のプリフェッチ抑制、有効性は低いがキャッシュに余裕がある時のプリフェッチ推進を行うことで、適切なプリフェッチ制御を行えることが評価の結果示されている。手法の提案には新規性があり、着眼点・アイデアも技術的な見地から興味深いものとなっている。論文の記述も理解しやすく、質が高いことから授賞に相応しい論文であると判断した。